サムスン電子は、AIパッケージの大型化を受け、HBM4E向けの熱管理技術を準備しています。TrendForceが引用した報道によると、演算チップと高帯域幅メモリー（HBM）をつなぐインターポーザーが拡大し、放熱がより難しくなっています。量産は来年始まる予定です。

現在のAI向けインターポーザーは、EUV露光装置が1回で露光できる最大面積858 mm²の約5.5倍です。半導体装置業界の関係者は、HBM用インターポーザーが9倍、12倍と拡大し、最終的に最大40倍になると予想しています。単一の先端チップではAIの計算需要を満たせないため、複数の演算用チップレットとHBM積層体を1枚のインターポーザーに載せる2.5Dパッケージングの利用が広がっており、製造工程の微細化にも限界があることが背景です。

サムスンは、積層DRAMダイの間にある微細なバンプを銅同士の直接接合に置き換えるハイブリッド銅接合（HCB）を検討しています。隙間を小さくすると積層体を薄くでき、放熱性も高まります。サムスンは3月のNVIDIA GTC 2026でHCBを披露しました。もう一つの選択肢であるヒートパスブロック（HPB）は、ハイブリッド接合を使わずに熱を減らす設計です。

サムスンはCOMPUTEX 2026で、HBMのベースダイにあるD2D PHYを主要な熱源として挙げました。D2D PHYはHBMとGPU間の高速データ転送を担うインターフェースです。HPBはその周囲に専用の放熱経路を設け、熱を逃がして熱抵抗を下げます。サムスンはHBM4EでHPBを検証しており、HBM5で導入する計画です。SKハイニックスのiHBMは、D2D PHYの周囲に熱伝導性が高く電気を通さない冷却材を配置し、熱抵抗を約30%低減できるとしています。

サムスン電子は、AIパッケージの大型化を受け、HBM4E向けの熱管理技術を準備しています。TrendForceが引用した報道によると、演算チップと高帯域幅メモリー（HBM）をつなぐインターポーザーが拡大し、放熱がより難しくなっています。量産は来年始まる予定です。

現在のAI向けインターポーザーは、EUV露光装置が1回で露光できる最大面積858 mm²の約5.5倍です。半導体装置業界の関係者は、HBM用インターポーザーが9倍、12倍と拡大し、最終的に最大40倍になると予想しています。単一の先端チップではAIの計算需要を満たせないため、複数の演算用チップレットとHBM積層体を1枚のインターポーザーに載せる2.5Dパッケージングの利用が広がっており、製造工程の微細化にも限界があることが背景です。

サムスンは、積層DRAMダイの間にある微細なバンプを銅同士の直接接合に置き換えるハイブリッド銅接合（HCB）を検討しています。隙間を小さくすると積層体を薄くでき、放熱性も高まります。サムスンは3月のNVIDIA GTC 2026でHCBを披露しました。もう一つの選択肢であるヒートパスブロック（HPB）は、ハイブリッド接合を使わずに熱を減らす設計です。

サムスンはCOMPUTEX 2026で、HBMのベースダイにあるD2D PHYを主要な熱源として挙げました。D2D PHYはHBMとGPU間の高速データ転送を担うインターフェースです。HPBはその周囲に専用の放熱経路を設け、熱を逃がして熱抵抗を下げます。サムスンはHBM4EでHPBを検証しており、HBM5で導入する計画です。SKハイニックスのiHBMは、D2D PHYの周囲に熱伝導性が高く電気を通さない冷却材を配置し、熱抵抗を約30%低減できるとしています。