東北大とアイシン、STT-MRAM搭載AIチップ開発

ITmedia AI+2026年11月4日 (水)
東北大とアイシン、STT-MRAM搭載AIチップ開発
  • •東北大学とアイシン、STT-MRAM搭載の16nm AIチップを開発
  • •OS起動38.59倍、AI処理約10分の1、推論エネルギー約50分の1
  • •Tiny YOLOv3の重みを53%削減、精度低下はmAP 0.325から0.316

東北大学とアイシンは2026年11月2日、外付けDRAMやSSDを使わず、STT-MRAMを搭載したAIチップを開発したと発表しました。近メモリコンピューティング(データを記憶装置の近くで処理する方式)を採用し、電源投入からOS起動までの時間を従来比で約39倍高速化し、物体検出などの処理時間を約10分の1に、AI処理のエネルギー消費を50分の1にしたとしています。

開発は東北大学国際集積エレクトロニクス研究開発センター教授の遠藤哲郎氏のチームとアイシンのチームが進めました。チップはTSMCの16nm FinFETプロセスで製造され、容量32MBのSTT-MRAM、AIアクセラレータ、Armの「Cortex-A53」2コアCPU、「Mali-G31」GPUなどを集積しています。ニュースリリースによると、STT-MRAMを搭載した16nm AI SoC(複数の機能を1チップに集積した半導体)は世界初です。

STT-MRAMはAIモデルの重みメモリとOSのブートメモリに使われます。従来方式では電源投入後にDRAMを初期化し、SSDからブートローダーのU-BootやAIモデルのデータをDRAMへ転送していました。新チップでは起動に必要なデータとモデルの重みをSTT-MRAMに保持し、DRAM初期化や外部メモリからの転送を減らします。電源投入からOSカーネル起動までの時間は、従来の2535.3ms(約2.5秒)から65.7msとなり、38.59倍高速化したとしています。

画像認識モデルTiny YOLOv3をAIアクセラレータに実装する際、限られたSTT-MRAMを活用するため、8ビットと16ビットを組み合わせるハイブリッド乗算アーキテクチャを開発しました。16×16、16×8、8×8ビットの乗算を組み合わせ、16ビット精度を維持しながら重みデータを17.7MBから53%減の9.36MBに圧縮しました。物体検出精度を示すmAPは0.325から0.316への低下にとどまったといいます。さらに、4×4のタイル内で同じカーネルの重みを複数クロックサイクルにわたって再利用する重み共有技術で、データ移動量とローカル帯域幅を減らしました。

従来方式では処理前にSSDからDRAMへ12MBの重みデータを転送していましたが、新チップはSTT-MRAMから必要な重みを直接読み出します。チップ単体のAI処理時間は594.6msから58.5msに短縮され、システムレベルでは約25倍の高速化を確認しました。Tiny YOLOv3の推論エネルギーは、従来比約50分の1の1フレーム当たり50.7mJだったとしています。研究成果は2026年11月1~4日に台湾・新竹市で開催されるIEEE Asian Solid-State Circuits Conference(A-SSCC)2026で発表予定です。